高阻态这是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定。也就是说理论上高阻态不是悬空,它是对地或对电源电阻极大的状态。
挂起,顾名思义,没有连接到任何设备
高阻状态:无上拉,无下拉,向外界展现电平不确定性
并非所有微控制器都支持三态输出。 三态输出一般由寄存器控制,需要配置。
既然高阻状态没有确定的电平,那么如何输出呢? 将端口置于高阻状态相当于将端口与电路断开(仅用于输出)。 例如,如果一条通信线上挂了多个端口,则将某个端口设置为高阻状态,意味着该端口不会影响通信线的电平变化,但仍然可以读取该端口的电平。 一般采用高阻状态作为模拟输入,因为高阻状态不会影响输入电平,并且可以准确读取模拟值。
=================================================== ================================================
上拉电阻&下拉电阻&高阻态
上拉是通过电阻在高电平嵌入一个不确定的信号,电阻同时起到限流作用。 出于同样的原因拉下来。
上拉电阻用于在总线驱动能力不足时提供电流。 一般来说,它们是拉电流。 下拉电阻是用来灌电流的,也就是我们通常所说的灌电流。 提升电流和电压的能力是有限的,弱者和强者只是上拉电阻阻值的不同。
当GPIO引脚处于高阻状态时,其电平状态由上拉/下拉电阻决定。 如果端口上拉则为上拉工作引脚(输入、DATAn、EINTn 等)。
三态门是指逻辑门的输出除了高电平和低电平两种状态外,还具有第三种状态——高阻状态的门电路。 具有这三种状态的设备称为三态(门、总线……)。
如果您的设备端口要挂在总线上,“必须通过三态缓冲区”。 因为一根总线上只能有一个端口同时输出,所以此时其他端口必须处于高阻状态,同时“可以输入该输出端口的数据”。 所以还需要有总线控制管理,访问哪个端口,就可以将该端口的三态缓冲器转为输出状态,这就是典型的三态门应用。 如果线路上的输出设备不超过两个,当然不使用三态门。
高阻状态是指电路的输出状态,既不高也不低。 高阻态只有电容效应,没有电阻效应; 阻抗很高,相当于断线。 如果高阻状态输入到下一级电路,则对下一级电路没有影响。 和没有连接是一样的。 如果你用万用表测量它,它可能会高或低,这取决于它后面连接的是什么。
浮空和高阻态的区别 (浮动):是指逻辑器件的输入引脚既不接高电平电吹管output接口有什么作用,也不接低电平。 由于逻辑器件的内部结构,当其输入引脚悬空时,相当于该引脚接高电平。 一般情况下,在实际使用中,不建议将引脚悬空,因为引脚容易受到干扰。 高阻状态:从逻辑器件内部电路结构来看,其输出电阻很大,这种状态既不高也不低。 当三态门处于高阻状态时,无论门的输入如何变化,都不会对其输出做出贡献。
=================================================== == ===================
高阻抗状态是数字电路中的常用术语。 它指的是电路的一种输出状态,既不是高电平也不是低电平。 如果高阻状态输入到下一级电路,则对下一级电路没有影响。 任何影响都等于没有联系。 如果用万用表测量的话,可能是高电平,也可能是低电平,这取决于它后面连接的是什么。
高阻状态的本质:
在电路分析中,高阻状态可以理解为开路。 您可以将其视为具有非常大的输出(输入)电阻。 他的极限可以认为是空缺的。 也就是说,理论上,高阻状态并不是悬空,而是对地或者对电源有很大阻力的状态。 实际应用中,与销钉的悬挂几乎相同。
高阻状态的含义:
当门电路的输出上拉晶体管导通、下拉晶体管截止时,输出为高电平; 否则为低电平; 如果上拉晶体管和下拉晶体管都截止,则输出端相当于悬空(无电流流过),其电平取决于外部电平的电平,即门电路放弃了输出电路的控制。
典型应用:
1.关于总线连接的结构。 总线上有多个设备,设备以高阻形式连接到总线上。 这样,当设备不占用总线时,总线会自动释放,以便其他设备获得总线的使用权。
2. 大多数MCU I/O 都可以设置为高阻输入,如凌阳、AVR 等。 高阻输入可以认为输入电阻无穷大,认为I/O对前级影响最小电吹管output接口有什么作用,并且不产生电流(无衰减),在一定程度上也增加了芯片的承受电压冲击的能力。
高阻状态常用的表示方法
高阻抗状态通常用字母Z表示。
如若转载,请注明出处:http://www.aagmu.com/282.html